• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eine integrierte Schaltung umfasst eine Schaltungskomponente (T), eine erste Steuerschaltung (10) und ein schaltbares Widerstandsnetzwerk (20). Der Schaltungskomponente (T) ist eingangsseitig (D) eine Eingangsspannung (VDD) zuführbar. Dem Steueranschluss (G) der Schaltungskomponente (T) ist ein von der ersten Steuerschaltung erzeugtes Steuersignal (U¶G¶) zuführbar. Mit dem schaltbaren Widerstandsnetzwerk lässt sich wahlweise entweder der erste Widerstand (R¶3a¶) oder der zweite Widerstand (R¶3b¶) zwischen einen Ausgangsanschluss (S) der Schaltungskomponente (T) und den Ausgangsanschluss (VOUT) der integrierten Schaltung schalten und somit ein Spannungsabfall zwischen der Eingangsseite (D) und dem Ausgangsanschluss (S) der Schaltungskomponente (T) erzeugen. Durch die integrierte Schaltung wird es ermöglicht, in Abhängigkeit von dem Steuersignal (U¶G¶) und der zwischen der Eingangsseite (D) und dem Ausgangsanschluss (S) der Schaltungskomponente (T) abfallenden Spannung (U¶DS1¶) einen Strom (I¶DS1¶) am Ausgangsanschluss (S) der Schaltungskomponente (T) zu erzeugen. Mit der integrierten Schaltung lassen sich Kennlinienfelder von Transistoren einer integrierten Schaltung ermitteln.
    公开号:DE102004015831A1
    申请号:DE200410015831
    申请日:2004-03-31
    公开日:2005-10-27
    发明作者:Aurel Von Dr. Campenhausen；Marcin Gnat；Ralf Schneider；Joerg Dr. Vollrath
    申请人:Infineon Technologies AG；
    IPC主号:B60T8-34
    专利说明:
    [0001] DieErfindung betrifft eine integrierte Schaltung, mit der sich Kennlinienvon Schaltungskomponenten einer integrierten Schaltung ermittelnlassen.
    [0002] IntegrierteSchaltkreise umfassen vielfach eine große Anzahl von Transistoren.Das Speicherzellenfeld eines integrierten Halbleiterspeichers, beispielsweiseeines DRAM-(= Dynamic Random Access Memory)-Halbleiterspeichers,umfasst eine Vielzahl von Speicherzellen, die aus jeweils einem Auswahltransistorund einem Speicherkondensator aufgebaut sind. Die Speicherzellensind zwischen Wort- und Bitleitungen matrixförmig angeordnet. Ein Steueranschlusseines jeweiligen Auswahltransistors einer DRAM-Speicherzelle istmit einer der Wortleitungen verbunden. Für einen Lese- bzw. Schreibzugriffauf die DRAM-Speicherzelle wird der Auswahltransistor durch Ansteuerungmit einem entsprechenden Steuersignal auf der Wortleitung leitendgesteuert, sodass der Speicherkondensator über die leitend gesteuerteStrecke des Auswahltransistors mit der angeschlossenen Bitleitungverbunden ist. Bei einem Lesezugriff kommt es durch die auf denElektroden des Speicherkondensators abgespeicherte Ladung über dieleitend gesteuerte Strecke des Auswahltransistors zu einer Potentialänderungauf der angeschlossenen Bitleitung. Bei einem Schreibzugriff wird über dieleitend gesteuerte Strecke des Auswahltransistors eine Informationin der Speicherzelle abgespeichert, indem die Elektroden des Speicherkondensatorsauf einen hohen bzw. niedrigen Spannungspegel aufgeladen werden.Das Verhalten der Auswahltransistoren ist daher sowohl für Lese-als auch fürSchreiboperationen des integrierten Halbleiterspeichers von entscheidenderBedeutung.
    [0003] DasVerhalten der Transistoren lässtsich am einfachsten anhand eines Kennlinienfeldes, beispielsweiseeines IDS/UDS-Kennlinienfelds bzw.eines IDS/UG-Kennlinienfeldsermitteln. Solche Kennlinienfelder von Transistoren innerhalb einerintegrierten Schaltung lassen sich derzeit nur auf Scheibenebene (Waferebene)ermitteln. Bei einem integrierten Halbleiterspeicher beispielsweisesind dazu innerhalb des Sägerahmens,des so genannten Ritzrahmens, spezielle Teststrukturen von Transistorenangeordnet. Die Gate-, Source- und Drain-Anschlüsse dieser Transistoren lassensich überspeziell dafürvorgesehene Anschlusspads mit Tastköpfen eines Testsystems kontaktieren.Durch Ansteuerung der Gate-, Source- und Drain-Anschlüsse mit Steuerspannungen, dievon dem Testsystem generiert werden, lassen sich Kennlinienfelderder Testtransistoren ermitteln. Wenn die einzelnen Halbleiterchipsaus dem Wafer herausgesägtwerden, gehen die Teststrukturen jedoch verloren. Es besteht daherkeine Möglichkeitmehr, Kennlinienfelder von Transistoren einer integrierten Schaltungaufzunehmen, die sich bereits in einem fertig gehäusten Bauteilbefindet.
    [0004] Eszeigt sich bei einer integrierten Schaltung, dass viele Schaltungskomponenten,insbesondere Transistoren, bereits nach kurzer Betriebsdauer ausfallen.Es ist daher von besonderem Interesse, Kennlinienfelder von Transistorenzu Beginn ihres Lebenszyklus und nach einer gewissen Betriebsdaueraufzunehmen und zu vergleichen, um eine zuverlässige Aussage über dieAusfallwahrscheinlichkeit der Transistoren treffen zu können. Daman jedoch an einer möglichstkurzen Testphase von integrierten Schaltkreisen interessiert ist,werden die Schaltungskomponenten im Rahmen eines so genannten Burn-In-Tests künstlichgealtert. Die Schaltungskomponenten der integrierten Schaltung werdendazu für dieDauer des Burn-In-Testseiner höherenBetriebsspannung und einer erhöhtenTemperatur ausgesetzt. Je nach Höheder Spannung, mit der die Bauteile betrieben werden, und der Temperatur,der die Schaltungskomponenten ausgesetzt sind, lassen sich somitlängereBetriebszeiten, als der Test tatsächlich andauert, künstlicherzeugen. Um eine Aussage überdie Ausfallwahrscheinlichkeit eines Transistors machen zu können, istes wünschenswert, dasKennlinienfeld eines Transistors vor bzw. nach Abschluss eines Burn-In-Testsaufzunehmen und zu vergleichen. Da der Burn-In-Test jedoch am fertiggehäustenBauteil durchgeführtwird, besteht derzeit noch keine Möglichkeit, Kennlinienfeldervon Transistoren im Rahmen eines Burn-In-Tests zu ermitteln.
    [0005] DieAufgabe der vorliegenden Erfindung ist es daher, eine integrierteSchaltung anzugeben, mit der sich Kennlinienfelder von Schaltungskomponenteneiner integrierten Schaltung, insbesondere von Transistoren, aufKomponentenebene ermitteln lassen. Eine weitere Aufgabe der vorliegendenErfindung besteht darin, ein Verfahren anzugeben, das es ermöglicht,Kennlinienfelder von Schaltungskomponenten einer integrierten Schaltung,insbesondere Strom-/Spannungskennlinien von Transistoren, zu ermitteln.
    [0006] DieAufgabe betreffend die integrierte Schaltung wird gelöst durcheine integrierte Schaltung mit einem Ausgangsanschluss, mit einerSchaltungskomponente mit einem Eingangsanschluss, einem Steueranschlussund einem Ausgangsanschluss, mit einer ersten Steuerschaltung zurErzeugung eines Steuersignals, mit einem schaltbaren Widerstandsnetzwerkmit einer Eingangsseite und einer Ausgangsseite umfassend einenersten und einen zweiten Widerstand. Der Schaltungskomponente isteingangsseitig eine Eingangsspannung zuführbar. Ferner ist die Schaltungskomponenteausgangsseitig überdas schaltbare Widerstandsnetzwerk mit dem Ausgangsanschluss derintegrierten Schaltung verbunden. Dem Steueranschluss der Schaltungskomponenteist das Steuersignal zuführbar.Das schaltbare Widerstandsnetzwerk ist schließlich derart ausgebildet, dasssich wahlweise entweder der erste Widerstand oder der zweite Widerstandzwischen die Eingangsseite und die Ausgangsseite des schaltbarenWiderstandsnetzwerkes schalten lässt.Die Schaltungskomponente ist derart ausgebildet, dass sich in Abhängigkeitvon dem Steuersignal und dem zwischen die Eingangsseite und dieAusgangsseite des schaltbaren Widerstandsnetzwerkes geschaltetenWiderstand ein Strom am Ausgangsanschluss der Schaltungskomponenteerzeugen lässt.
    [0007] Mitder integrierten Schaltung lassen sich somit Kennlinien von jeglicheSchaltungskomponenten aufnehmen, bei denen ein Ausgangsstrom inAbhängigkeitvon einer zwischen den Eingangs- und Ausgangsanschluss geschaltetenSpannung variiert und zusätzlichder Verlauf des Ausgangsstroms je nach einer angelegten Steuerspannungjeweils einen anderen Kurvenverlauf in Abhängigkeit von der zwischen denEin- und Ausgangsanschluss geschalteten Spannung aufweist. Zu jeweilseiner Steuerspannung lassen sich dadurch unterschiedliche Strom-/Spannungskennliniender Schaltungskomponente aufnehmen.
    [0008] Nacheiner erfindungsgemäßen Weiterbildungder integrierten Schaltung weist die erste Steuerschaltung Schaltanschlüsse zurAnsteuerung mit ersten Schaltsignalen auf. Die erste Steuerschaltung istdabei derart ausgebildet, dass sich in Abhängigkeit von der Ansteuerungmit den ersten Schaltsignalen verschiedene Steuersignale erzeugenlassen.
    [0009] Nacheinem weiteren Merkmal der integrierten Schaltung umfasst die ersteSteuerschaltung einen Eingangsanschluss zum Anlegen eines ersten Spannungspotentialsund einen Ausgangsanschluss zum Anlegen eines zweiten Spannungspotentials. Dieerste Steuerschaltung umfasst einen ersten Spannungsteiler und einenzweiten Spannungsteiler. Darüberhinaus ist die erste Steuerschaltung derart ausgebildet, dass sichin Abhängigkeitvon der Ansteuerung der Schaltanschlüsse mit den ersten Schaltsignalenwahlweise entweder der erste Spannungsteiler oder der zweite Spannungsteilerzwischen den Eingangsanschluss und den Ausgangsanschluss der erstenSteuerschaltung schalten lässt.
    [0010] Ineiner weiteren Ausgestaltungsform der integrierten Schaltung umfasstder erste und zweite Spannungsteiler der ersten Steuerschaltungjeweils einen gemeinsamen ersten Widerstand und einen jeweilig verschiedenenzweiten Widerstand. Der gemeinsame erste Widerstand der ersten Steuerschaltungist dabei zwischen den Eingangsanschluss und einen Steuerausgangder ersten Steuerschaltung geschaltet. Die jeweilig verschiedenenzweiten Widerständedes ersten und zweiten Spannungsteilers der ersten Steuerschaltungsind zwischen den Steuerausgang und den Ausgangsanschluss der ersten Steuerschaltunggeschaltet. Der Steueranschluss der Schaltungskomponente ist mitdem Steuerausgang der ersten Steuerschaltung verbunden.
    [0011] Nacheinem weiteren Konzept der integrierten Schaltung umfasst die ersteSteuerschaltung einen ersten steuerbaren Schalter mit einem Steueranschlussund zweite steuerbare Schalter mit jeweiligen Steueranschlüssen. Dererste steuer bare Schalter der ersten Steuerschaltung ist zwischenden ersten gemeinsamen Widerstand und den Steueranschluss der erstenSteuerschaltung geschaltet. Weiter ist jeweils einer der zweitensteuerbaren Schalter der ersten Steuerschaltung zwischen einen derzweiten Widerständeund den Steueranschluss der ersten Steuerschaltung geschaltet. DemSteueranschluss des ersten steuerbaren Schalters ist ein Aktivierungssignalzuführbar.Jeweils einem der Steueranschlüsseder steuerbaren Schalter der ersten Steuerschaltung ist jeweilseines der ersten Schaltsignale zuführbar.
    [0012] Ineiner anderen Ausführungsvarianteder integrierten Schaltung ist der Eingangsanschluss der erstenSteuerschaltung als Anschluss zum Anlegen eines Versorgungspotentialsausgebildet. Bei dieser Ausführungsvarianteist die erste Steuerschaltung eingangsseitig mit einem Eingangsanschlussder integrierten Schaltung zum Anlegen des Versorgungspotentialsverbunden.
    [0013] DerAusgangsanschluss der ersten Steuerschaltung kann als Anschlusszum Anlegen eines Bezugspotentials ausgebildet sein. Die erste Steuerschaltungist in dieser Ausführungsformausgangsseitig mit einem Ausgangsanschluss der integrierten Schaltungzum Anlegen des Bezugspotentials verbunden.
    [0014] Ineiner weiteren Implementierung der integrierten Schaltung ist dererste steuerbare Schalter der ersten Steuerschaltung als ein Schalttransistor ausgebildet.Die zweiten steuerbaren Schalter der ersten Steuerschaltung sindjeweils als ein Schalttransistor ausgebildet.
    [0015] Ineiner Weiterbildung der integrierten Schaltung umfasst das schaltbareWiderstandsnetzwerk Schaltanschlüssezur Ansteue rung mit zweiten Schaltsignalen. Bei dieser Ausführung istdas schaltbare Widerstandsnetzwerk derart ausgebildet, dass sichin Abhängigkeitvon der Ansteuerung des schaltbaren Widerstandsnetzwerkes über diezweiten Schaltsignale wahlweise entweder der erste Widerstand oderder zweite Widerstand des schaltbaren Widerstandsnetzwerkes zwischendie Eingangsseite und die Ausgangsseite des schaltbaren Widerstandsnetzwerkesschalten lässt.
    [0016] Gemäß einemanderen Merkmal der integrierten Schaltung umfasst das schaltbareWiderstandsnetzwerk steuerbare Schalter mit jeweils einem Steueranschluss.Jeweils einer der steuerbaren Schalter des schaltbaren Widerstandsnetzwerkesist zwischen den Eingangsanschluss des schaltbaren Widerstandsnetzwerkesund jeweils einen der ersten und zweiten Widerstände des schaltbaren Widerstandsnetzwerkesgeschaltet. Darüberhinaus sind jeweils einem der Steueranschlüsse der steuerbaren Schalterdes schaltbaren Widerstandsnetzwerkes jeweils eines der Schaltsignalezuführbar.
    [0017] Diesteuerbaren Schalter des schaltbaren Widerstandsnetzwerkes können dabeijeweils als ein Schalttransistor ausgebildet sein.
    [0018] Nacheiner anderen Ausführungsformumfasst die erfindungsgemäße integrierteSchaltung Steueranschlüssezum Anlegen von Steuersignalen. Sie weist ferner eine zweite Steuerschaltungzur Erzeugung des Aktivierungssignals, der ersten Schaltsignaleund der zweiten Schaltsignale auf. Die zweite Steuerschaltung isteingangsseitig mit den Steueranschlüssen der integrierten Schaltungverbunden. Die zweite Steuerschaltung ist in dieser Ausführungsform derartausgebildet, dass sie in Abhängigkeitvon den Steuersignalen ausgangsseitig jeweils eines der ersten Schaltsignaleund nachfolgend nacheinander die zweiten Schaltsignale erzeugt.
    [0019] Nacheinem weiteren Schaltungsdesign der integrierten Schaltung ist derEingangsanschluss der Schaltungskomponente mit dem Eingangsanschluss derintegrierten Schaltung zum Anlegen des Versorgungspotentials verbunden.
    [0020] DieSchaltungskomponente ist vorzugsweise als ein Feldeffekttransistorausgebildet, bei dem sich in Abhängigkeitvon einer Gate-Spannung ein Drain-Source-Strom an einem Source-Anschluss des Feldeffekttransistorserzeugen lässt.
    [0021] Ineiner bevorzugten Ausführungist die integrierten Schaltung als ein integrierter Halbleiterspeicherausgebildet. Sie umfasst ein Speicherzellenfeld mit Speicherzellen.Die Speicherzellen umfassen jeweils einen Auswahltransistor zurAuswahl einer der jeweiligen Speicherzellen. Der Auswahltransistorist dabei als ein Transistor mit einem spezifischen Leitfähigkeitstyp,einem spezifischen Dotierungsprofil und einem spezifischen Kanalweiten-zu Kanallängenverhältnis ausgebildet.Die Schaltungskomponente ist als ein Transistor mit dem gleichenspezifischen Leitfähigkeitstyp,dem gleichen spezifischen Dotierungsprofil und dem gleichen spezifischenKanalweiten- zu Kanallängenverhältnis ausgebildet. Dazuwird die Schaltungskomponente vorzugsweise im gleichen Fertigungsschrittwie die Auswahltransistoren des Speicherzellenfeldes hergestellt.Es lassen sich bei dieser Ausführungder integrierten Schaltung somit Kennlinienfelder von Transistorenaufnehmen, die weitestgehend den Kennlinienfeldern der Auswahltransistorenentsprechen.
    [0022] ImFolgenden wird ein Verfahren zur Ermittlung einer Strom-/Spannungskennlinieeiner Schaltungskomponente einer integrierten Schaltung angegeben.An einem Steueranschluss einer Schaltungskomponente wird durch Ansteuerungeiner ersten Steuerschaltung mit einem Schaltsignal ein Steuersignalerzeugt. Nachfolgend wird ein erster Widerstand eines schaltbarenWiderstandsnetzwerkes an einen Ausgangsanschluss der Schaltungskomponentegeschaltet. An einem Ausgangsanschluss der integrierten Schaltung,der mit dem ersten Widerstand des schaltbaren Widerstandsnetzwerkesverbunden ist, wird anschließendeine Stromstärkeeines ersten Stroms ermittelt. Danach wird eine erste Spannung zwischeneinem Eingangsanschluss und dem Ausgangsanschluss der Schaltungskomponenteermittelt. Nachfolgend wird ein zweiter Widerstand des schaltbarenWiderstandsnetzwerkes an den Ausgangsanschluss der Schaltungskomponentegeschaltet. Anschließendwird eine Stromstärkeeines zweiten Stroms an dem Ausgangsanschluss der integrierten Schaltung,der mit dem zweiten Widerstand des schaltbaren Widerstandsnetzwerkesverbunden ist, ermittelt. Danach wird eine zweite Spannung zwischendem Eingangsanschluss und dem Ausgangsanschluss der Schaltungskomponenteermittelt.
    [0023] Nacheiner Weiterbildung des Verfahrens zur Ermittlung einer Strom-/Spannungskennlinieeiner Schaltungskomponente einer integrierten Schaltung wird einerster steuerbarer Schalter und ein zweiter steuerbarer Schalterder ersten Steuerschaltung leitend gesteuert, sodass ein ersterWiderstand mit einem zweiten Widerstand der ersten Steuerschaltung leitendverbunden ist. Danach wird der Steueranschluss der Schaltungskomponentemit der überdem zweiten Widerstand der ersten Steuerschaltung abfallenden Steuerspannungangesteuert. Nachfolgend wird ein erster steuerbarer Schalter desschalt baren Widerstandsnetzwerkes leitend gesteuert, sodass dererste Widerstand des schaltbaren Widerstandsnetzwerkes mit dem Ausgangsanschlussder Schaltungskomponente verbunden ist und dem Ausgangsanschlussder integrierten Schaltung der erste Strom zugeführt wird. Daran anschließend wirdein zweiter steuerbarer Schalter des schaltbaren Widerstandsnetzwerkesleitend gesteuert, sodass der zweite Widerstand des schaltbarenWiderstandsnetzwerkes mit dem Ausgangsanschluss der Schaltungskomponenteverbunden ist und dem Ausgangsanschluss der integrierten Schaltungder zweite Strom zugeführtwird.
    [0024] Nachdem leitend Steuern des ersten steuerbaren Schalters und des zweitensteuerbaren Schalters der ersten Steuerschaltung fließt ein Stromvon einem Eingangsanschluss der ersten Steuerschaltung zu einemAusgangsanschluss der ersten Steuerschaltung. Der Stromfluss kommtdadurch zustande, weil der Eingangsanschluss der ersten Steuerschaltung über eineLeiterbahn mit einem Eingangsanschluss der integrierten Schaltungzum Anlegen eines Versorgungspotentials verbunden ist. Dieser Stromder Steuerschaltung lässtsich an dem Ausgangsanschluss der integrierten Schaltung, der mit demAusgangsanschluss der ersten Steuerschaltung verbunden ist, ermitteln.Durch Bildung eines Produkts aus dem zweiten Widerstand der erstenSteuerschaltung und dem Strom der ersten Steuerschaltung lässt sichdie überdem zweiten Widerstand der ersten Steuerschaltung abfallenden Spannung,die die Steuerspannung der Schaltungskomponente darstellt, ermitteln.Anschließendlässt sichdurch Bildung einer Differenz aus der am Eingangsanschluss der Schaltungskomponenteanliegenden Versorgungsspannung und einem Produkt aus der Stromstärke desersten Stroms an dem Ausgangsanschluss der integrierten Schaltungund dem ersten Widerstand des schaltbaren Widerstandsnetzwerkes dieerste Spannung zwischen dem Eingangsanschluss und dem Ausgangsanschlussder Schaltungskomponente ermitteln. Die zweite Spannung zwischendem Eingangsanschluss und dem Ausgangsanschluss der Schaltungskomponentelässt sichdurch Bildung einer Differenz aus der am Eingangsanschluss der Schaltungskomponenteanliegenden Versorgungsspannung und einem Produkt aus der Stromstärke deszweiten Stroms an dem Ausgangsanschluss der integrierten Schaltungund dem zweiten Widerstand des schaltbaren Widerstandsnetzwerkesermitteln.
    [0025] ImFolgenden wird die Erfindung anhand der Figuren, die Ausführungsbeispieleder Erfindung darstellen, nähererläutert.
    [0026] Eszeigen:
    [0027] 1 einenintegrierten Halbleiterspeicher mit einer Ausführungsform einer integriertenSchaltung zur Ermittlung von Kennlinienfeldern von Transistorengemäß der Erfindung,
    [0028] 2A einBeispiel eines IDS/UG-Kennlinienfeldseines Transistors, das sich mit der erfindungsgemäßen integriertenSchaltung ermitteln lässt,
    [0029] 2B einBeispiel eines IDS/UDS-Kennlinienfeldseines Transistors, das sich mit der erfindungsgemäßen integriertenSchaltung ermitteln lässt,
    [0030] 3A einenQuerschnitt durch eine Transistor-Struktur,
    [0031] 3B eineDraufsicht auf eine Transistor-Struktur.
    [0032] 1 zeigteinen integrierten Halbleiterspeicher 100 mit einer integriertenSchaltung zur Ermittlung von Kennlinienfeldern eines TransistorsT, die eine erste Steuerschaltung 10 und ein schaltbares Widerstandsnetzwerk 20 umfasst.Der integrierte Halbleiterspeicher umfasst ferner eine zweite Steuerschaltung 30,ein Speicherzellenfeld 40 und weitere Schaltungskomponenten,die in 1 der Einfachheit halber durch eine Schaltungskomponente 50 dargestelltsind.
    [0033] Beiden Speicherzellen des Speicherzellenfelds 40 handelt essich um DRAM-Speicherzellen, die einen Speicherkondensator SC undeinen Auswahltransistor AT umfassen. Der Einfachheit halber istim Speicherzellenfeld 40 nur eine Speicherzelle aus einemSpeicherkondensator SC und einem Auswahltransistor AT dargestellt.Ein Steueranschluss des Auswahltransistors AT ist mit einer Wortleitung WLverbunden. Überdie steuerbare Strecke des Auswahltransistors ist der SpeicherkondensatorSC, der mit einem Anschluss M zum Anlegen eines Bezugspotentialsverbunden ist, an eine Bitleitung BL angeschlossen.
    [0034] Dader Auswahltransistor AT sowohl für Schreib- als auch für Lesevorgänge aufdie DRAM-Speicherzelle von entscheidender Bedeutung ist, ist maninsbesondere an der Aufnahme eines Kennlinienfelds dieses Transistorsinteressiert. Im Rahmen des Herstellungsprozesses der Auswahltransistorendes Speicherzellenfelds wurde daher ein baugleicher Transistor Tin der integrierten Schaltung außerhalb des Speicherzellenfeldsimplementiert. Ein Eingangsanschluss D dieses Transistors ist über eineLeiterbahn L mit einem Eingangsanschluss VIN des integrierten Halbleiterspeicherszum Anlegen einer externen Versorgungsspannung VDD verbunden. EinAusgangsanschluss S des Transistors T ist mit einem EingangsanschlussE20 des schaltbaren Widerstandsnetzwerkes 20 verbunden.Die Leiterbahn L verbindet darüberhinaus den Eingangsanschluss VIN des integrierten Halbleiterspeichers über dieweiteren Schaltungskomponenten 50, die der Einfachheithalber als ein ohmscher Widerstand RCC dargestellt sind, mit einemAusgangsan schluss VOUT des integrierten Halbleiterspeichers zumAnlegen eines Masse-Bezugspotentials GND.
    [0035] Dieerste Steuerschaltung 10 der erfindungsgemäßen integriertenSchaltung dient zur Einstellung dreier verschiedener Gate-SpannungenUG1, UG2 und UG3 des Transistors T. Die erste Steuerschaltung 10 ist über einenEingangsanschluss E10 der ersten Steuerschaltung mit der LeiterbahnL verbunden. Ein Gate-Anschluss G des Transistors T ist über diesteuerbare Strecke eines ersten Schalttransistors T1 und einen erstenWiderstand R1 mit dem EingangsanschlussE10 verbunden. Der Gate-Anschluss G des Transistors T kann wahlweise über diesteuerbare Strecke eines zweiten Schalttransistors T2a und einennachgeschalteten zweiten Widerstand R2a oder über diesteuerbare Strecke eines weiteren zweiten Schalttransistors T2bund einen weiteren nachgeschalteten zweiten Widerstand R2b oder überdie steuerbare Strecke eines weiteren zweiten SchalttransistorsT2c und einen weiteren nachgeschalteten zweiten Widerstand R2c mit dem Ausgangsanschluss VOUT des integriertenHalbleiterspeichers verbunden werden. Jeweilige Steueranschlüsse ST1,ST2a, ST2b und ST2c der Schalttransistoren T1, T2a, T2b und T2csind mit der zweiten Steuerschaltung 30 verbunden.
    [0036] Dasschaltbare Widerstandsnetzwerk 20 der erfindungsgemäßen integriertenSchaltung dient zur Einstellung von drei unterschiedlichen Drain-Source-SpannungenUDS1, UDS2 und UDS3 des Transistors T. Ein Source-AnschlussS des Transistors T kann wahlweise über einen SchalttransistorT3a und einen nachgeschalteten ersten Serienwiderstand R3a oder übereinen Schalttransistor T3b und einen nachgeschalteten zweiten SerienwiderstandR3b oder aber über einen SchalttransistorT3c und einen nachgeschalteten dritten Serienwiderstand R3c mit dem Ausgangsanschluss VOUT des integriertenHalbleiterspeichers verbunden werden. Jeweilige Steueranschlüsse ST3a,ST3b und ST3c der Schalttransistoren T3a, T3b und T3c sind jeweilsmit der zweiten Steuerschaltung 30 verbunden.
    [0037] Diezweite Steuerschaltung 30 lässt sich über einen Steuertakt CLK aneinem Steueranschluss S30a und überweitere Steuersignale S1,..., Sn an Steueranschlüssen S30b,..., S30n des integriertenHalbleiterspeichers ansteuern. Die zweite Steuerschaltung 30 steuertden ersten steuerbaren Schalter T1 der ersten Steuerschaltung 10 über einenAnschluss AS zur Aktivierung der ersten Steuerschaltung 10 miteinem Aktivierungssignal AS an. Die zweiten steuerbaren SchalterT2a, T2b und T2c werden von der zweiten Steuerschaltung 30 jeweils über einenersten Schaltanschluss P10a, P10b und P10c mit jeweils einem erstenSchaltsignal PS1a, PS1b und PS1c angesteuert. Ferner ist die zweiteSteuerschaltung 30 überzweite SchaltanschlüsseP20a, P20b und P20c zur Ansteuerung des schaltbaren Widerstandsnetzwerkes 20 mitzweiten Schaltsignalen PS2a, PS2b und PS2c verbunden.
    [0038] 2 zeigt die zwei Kennlinienfelder eines Transistors,beispielsweise des Transistors T des integrierten Halbleiterspeichers 100 aus 1. 2A zeigtdas IDS/UG-Kennlinienfeld(Steuerkennlinienfeld) und 2B zeigtdas IDS/UDS-Kennlinienfeld(Ausgangskennlinienfeld) des Transistors T der integrierten Schaltung.Der Transistor T ist im Ausführungsbeispielder Kennlinienfelder der 2A und 2B alsein selbstsperrender MOS-FET-Transistor vom n-Kanal-Typ ausgebildet.
    [0039] ZurAufnahme eines Ausgangskennlinienfelds wird, wie in 2A dargestellt,die Spannung UDS bei konstant gehaltener SpannungUG variiert und der Strom IDS gemessen.Zu Beginn eines Testbetriebszustands der integrierten Schaltungfließtauf der Leiterbahn L lediglich ein erster Ruhestrom ICC mit – einerStromstärke,die im Wesentlichen von dem ohmschen Widerstand RCC der Schaltungskomponenten 50 abhängt.
    [0040] Ineinem ersten Testzyklus des Testbetriebszustands werden die SchalttransistorenT3a, T3b und T3c gesperrt betrieben. Der Schalttransistor T1 wirddurch die zweite Steuerschaltung 30 leitend gesteuert.Der Steueranschluss ST1 des Schalttransistors T1 wird dazu von derzweiten Steuerschaltung 30 mit dem Steuersignal AS angesteuert.Im dargestellten Ausführungsbeispielder ersten Steuerschaltung 10 lassen sich drei unterschiedlicheGate-Spannungen UG1, UG2 undUG3 am Gate-Anschluss G des Transistors T einstellen.Zur Erzeugung einer ersten Gate-Steuerspannung UG1 schaltetdie zweite Steuerschaltung 30 in einem ersten Testzyklusdes Testbetriebszustands den Schalttransistor T2a leitend. Dazuwird der Steueranschluss ST2a des Schalttransistors T2a mit demSteuersignal PS1a der zweiten Steuerschaltung 30 angesteuert.Somit fließt über denersten Widerstand R1, den SchalttransistorT1, den Schalttransistor T2a und den zweiten Widerstand R2a ein Strom I2a. Der erste Widerstand R1 bildet mit dem in Serie nachgeschaltetenzweiten Widerstand R2a einen ersten Spannungsteilerder ersten Steuerschaltung. Übereinen Steuerausgang SE, kann die an dem zweiten Widerstand des ersten Spannungsteilersabfallende erste Gate-Steuerspannung UG1 abgegriffenwerden und dem Steueranschluss G des Transistors T zugeführt werden.Der erste und zweite Widerstand der ersten Steuerschaltung 10 werdenim Allgemeinen so bemessen sein, dass der Transistor T leitend gesteuertwird.
    [0041] Derauf der Leiterbahn L fließendeRuhestrom ICC wird im ersten Testzyklusum den Stromanteil I2a der ersten Steuerschaltung 10 erhöht. Einam Eingangsanschluss VIN angeschlossener Spannungsgenerator 200 zurErzeugung der externen Versorgungsspannung VDD speist in diesemFall einen Strom I1=ICC+I2a auf die LeiterbahnL ein. Unter der Voraussetzung, dass der auf der Leiterbahn L vomSpannungsgenerator eingespeiste Strom bestimmt werden kann, beispielsweisedurch einen an den externen Spannungsgenerator angeschlossenen Strommesser 300,lässt sichsomit aus dem bekannten Ruhestrom ICC unddem im ersten Testzyklus auf der Leiterbahn L fließenden StromI1 die Stromkomponente I2a der ersten Steuerschaltung 30 ermitteln.
    [0042] Über dievon dem externen Spannungsgenerator 200 erzeugte externeVersorgungsspannung VDD und den Stromanteil I2a der aktiviertenersten Steuerschaltung 10 lässt sich darüber hinausein ohmscher Widerstand R10 der ersten Steuerschaltung 10,der sich aus den Widerstandsanteilen der gesteuerten Strecken derSchalttransistoren T1 und T2a sowie dem ersten und zweiten WiderstandR1 und R2a zusammensetzt,zwischen dem Eingangsanschluss E10 und dem Ausgangsanschluss A10der ersten Steuerschaltung ermitteln zu R10=VDD/I2a. Dieam Gate-AnschlussG anliegende erste Gate-Steuerspannung UG1 lässt sichsomit ermitteln zu UG1=VDD/R10·R2a bzw. UG1=I2a·R2a.
    [0043] ZurVariation der Drain-Source-Spannungen erzeugt die zweite Steuerschaltung 30 ineinem zweiten Testzyklus das zweite Schaltsignal PS2a, mit dem derSchalttransistor T3a leitend gesteuert wird. Anschließend erzeugtsie das zweite Schaltsignal PS2b, mit dem der Schalttransistor T3bleitend gesteuert wird, und nachfolgend das zweite SchaltsignalPS2c, mit dem der Schalttransistor T3c leitend gesteuert wird. Über die imersten Testzyklus leitend gesteuerte Strecke des Transistors T fließt somitim zweiten Testzyklus ein erster Drain-Source-Strom IDS1.
    [0044] Aufder Leiterbahn L kommt es daher zu einer Stromerhöhung umdie Stromkomponente IDS1. Somit fließt im zweitenTestzyklus des Testbetriebszustands auf der Leiterbahn L ein Strom I2=ICC+I2a+IDS1. Da derStrom ICC+I2a aus dem ersten Testzyklusdes Testbetriebszustands bekannt ist, kann über die messbare Stromerhöhung amAusgangsanschluss VOUT der integrierten Schaltung im zweiten Testzyklusder erste Drain-Source-Strom IDS1 ermitteltwerden.
    [0045] DieSpannung UDS1 lässt sich aus der am EingangsanschlussD der Schaltungskomponente T anliegenden Versorgungsspannung VDD,aus der Stromzunahme auf der Leiterbahn L um den Strom IDS1 und aus dem Widerstandswert des SerienwiderstandsR3a, der aus dem Schaltungsdesign bekannt ist,ermitteln zu UDS1=VDD-IDS1·R3a. Somit ist der erste charakteristischeKennlinienpunkt UDS1/IDS1 desAusgangskennlinienfeldes der 2A bekannt.
    [0046] Durchdas sequenzielle leitend Steuern der weiteren SchalttransistorenT3b und T3c im zweiten Testzyklus lassen sich zu der am SteueranschlussG angelegten ersten Gate-Steuerspannung UG1 jeweils weitereDrain-Source-Spannungen UDS2 und UDS3 und ihre zugehörigen Drain-Source-Ströme IDS1 und IDS2 ermitteln.Aus den drei ermittelten Strom-/Spannungswerten kann die zur SteuerspannungUG1 gehörigeerste Kennlinie des Ausgangskennlinienfeldes durch Interpolationermittelt werden.
    [0047] ZurErmittlung weiterer Kennlinien des Ausgangskennlinienfelds, beispielsweiseder zu den Gate-Steuerspannungen UG2 undUG3 gehörenden Kennliniender 2B, betreibt die zweite Steuerschaltung 30 dieintegrierte Schaltung wieder im ersten Testbetriebszustand. Im erstenTestbetriebszustand werden die Schalttransistoren T3a, T3b und T3cdes schaltbaren Widerstandsnetzwerkes 20 wieder gesperrtbetrieben. Der Schalttransistor T2a der ersten Steuerschaltung 10 wirdnun gesperrt betrieben und stattdessen der Schalttransistor T2bleitend gesteuert. Somit stellt sich am Gate-Anschluss G des TransistorsT die zweite Gate-Steuerspannung UG2 ein. Über diemessbare Stromzunahme auf der Leiterbahn L um die StromkomponenteI2b lässtsich wieder die am Gate-Anschluss anliegende Gate-Spannung UG2 ermitteln. Im zweiten Testzyklus werdendie Schalttransistoren T3a, T3b und T3c wieder nacheinander leitendgesteuert. Dadurch lassen sich wieder drei unterschiedliche Drain-Source-SpannungenUDS1, UDS2 und UDS3 des Transistors T erzeugen. Über diejeweilige Stromzunahme bei den drei verschiedenen Drain-Source-Spannungen aufder Leiterbahn L lässtsich der jeweilige Drain-Source-Strom IDS1,IDS2 und IDS3 ermitteln.Somit kann eine weitere Kennlinie, beispielsweise die zu UG2 gehörigeKennlinie, im Ausgangskennlinienfeld der 2B gewonnenwerden.
    [0048] ZurErmittlung einer dritten Kennlinie des Ausgangskennlinienfelds betreibtdie zweite Steuerschaltung 30 die integrierte Schaltungnun wieder im ersten Testzyklus. Dazu werden die SchalttransistorenT3a, T3b und T3c wieder gesperrt. Ebenso wird der SchalttransistorT2b der ersten Steuerschaltung 10 in den sperrenden Zustandgeschaltet. Durch Ansteuerung des Steueranschlusses ST2c mit dem SteuersignalPS2c wird der Schalttransistor T2c leitend gesteuert und erzeugtsomit eine weitere Gate-Spannung UG3 amGate-Anschluss G. Bei dieser Gate-Spannung werden nun im zweitenTestzyklus des Testbetriebszustands wieder die SchalttransistorenT3a, T3b und T3c nacheinander leitend gesteuert. Somit lassen sichzwischen dem Anschluss D und dem Anschluss S des Transistors T wiederdrei unterschiedliche Drain-Source-Spannungen UDS1, UDS2 und UDS3 sowieihre zugehörigenDrain-Source-StrömeIDS1, IDS2 und IDS3 der dritten Kennlinie des Ausgangskennlinienfeldsder 2B ermitteln.
    [0049] DasSteuerkennlinienfeld des Transistors T kann aus dem Ausgangskennlinienfelddurch Extrapolation ermittelt werden. Die gestrichelte Linie zwischenden Kurven der 2A und 2B veranschaulichendas Verfahren. Zu einer Kennlinie mit UG1=const.lassen sich drei UG/IDS-Kennlinienpunkte imSteuerkennlinienfeld bestimmen, die jeweils auf drei unterschiedlichenKennlinien mit UDS=const. liegen.
    [0050] Derzu Beginn des Testbetriebszustands auf der Leiterbahn L fließende RuhestromICC bzw. der im ersten Testzyklus des Testbetriebszustandsauf der Leiterbahn L fließendeStrom ICC+I2a liegt in der Größenordnungvon ca. 600 μAbis 1,2 mA. Da die zusätzlicheStromaufnahme durch den Transistor T im zweiten Testzyklus des Testbetriebszustandslediglich in einer Größenordnungvon 2,3 μAliegt, ist die Stromerhöhungauf der Leiterbahn L nur sehr schwer zu detektieren. Es ist daherempfehlenswert, nicht nur einen Transistor T, sondern eine Vielzahlvon gleich ausgebildeten Transistoren T zwischen die Anschlüsse D, Gund S zu schalten. Somit lässtsich die Stromzunahme im zweiten Testzyklus wesentlich erhöhen undsomit leichter detektieren.
    [0051] DieSchaltungskomponente T wird vorzugsweise als eine Schaltungskomponenteausgebildet sein, die zur korrekten Funktionsweise der integriertenSchaltung von wichtiger Bedeutung ist. Bei einem integrierten Halbleiterspeicherist das vorge schlagene Schaltungskonzept insbesondere zur Aufnahme vonKennlinien der Auswahltransistoren von DRAM-Speicherzellen geeignet.Die 3A und 3B zeigenwichtige charakteristische Designgrößen des Transistors. 3A zeigteinen Querschnitt durch einen Transistor. Der aktive Teil des Transistorsumfasst einen leitenden Kristall, das sogenannte Substrat SU, dasentweder n- oder p-dotiert sein kann. Unterhalb eines Source-AnschlussesS bzw. eines Drain-Anschlusses D sind innerhalb des Substrates zweileitend dotierte Inselgebiete G1 bzw. G2 eindotiert. Die Gebietesind entgegengesetzt zur Dotierung des Substrates n- oder p-dotiert.In 3A sind die Inselgebiete G1 und G2 jeweils n-dotiertund das Substrat p-dotiert. Der Transistor weist somit ein npn-Dotierungsprofilauf. Ein Gate-Anschluss G, der als metallischer Kontakt MK ausgebildetist, ist über einenIsolator I mit der Halbleiteroberfläche verbunden. Unterhalb desIsolators kann sich ein leitender Kanal K der Kanallänge LK,der die Source- und Drain-Gebiete verbindet, ausbilden. Im Falleeines npn-Dotierungsprofils bildet sich beispielsweise ein n-leitender Kanal aus.Wenn zur Bildung des n-leitenden Kanals, wie in 3A dargestelltist, an den Gate-Anschluss G eine Spannung angelegt werden muss,sodass zwischen dem Gate-Anschluss und dem Source-Anschluss einSpannungspotential UGS auftritt, handeltes sich um einen Transistor vom Leitfähigkeitstyp eines n-Kanal-AnreicherungstypsNA. Wenn hingegen bei der Herstellung des Transistors ein leitenderKanal durch schwache n-Dotierung erzeugt wurde, sodass zwischenden Source- und Draingebieten bereits ohne Anlegen einer Gate-Spannungeine leitende Brückeausgebildet ist, handelt es sich um einen Transistor vom Leitfähigkeitstypeines selbstleitenden Transistors bzw. eines Verarmungstyps.
    [0052] 3B zeigtin einer vereinfachten Draufsicht auf die Transistorstruktur diemit dem Source-Anschluss S und dem Drain-Anschluss D verbundenenGebiete G1 und G2, die übereinen Kanal K der Kanalweite WK untereinander verbunden sind. Derzwischen Drain- und Source-Anschluss in Abhängigkeit von einer SpannungUDS fließende Strom ist vom Verhältnis derKanallängeLK zur der Kanalweite WK abhängig.
    [0053] Wennder in 1 dargestellte Transistor T zusammen mit den Auswahltransistorendes Speicherzellenfeldes in einem Herstellungsschritt hergestelltwird, so lässtsich der Transistor T ohne zusätzlichenAufwand mit dem gleichen spezifischen Leitfähigkeitstyp, dem gleichen spezifischenDotierungsprofil sowie dem gleichen spezifischen Kanalweiten zuKanallängenverhältnis herstellen.Von den aufgenommenen Kennlinien des Transistors T kann daher leichtauf das Verhalten der interessierenden Auswahltransistoren geschlossenwerden.
    10 ersteSteuerschaltung 20 schaltbaresWiderstandsnetzwerk 30 zweiteSteuerschaltung 40 Speicherzellenfeld 50 Schaltungskomponente 100 integrierterHalbleiterspeicher 200 externerSpannungsgenerator 300 externerStrommesser VDD Versorgungspotential VIN Eingangsanschlussder integrierten Schaltung VOUT Ausgangsanschlussder integrierten Schaltung ICC Ruhestrom I1,I2 ersterStrom, zweiter Strom I2a,...,c Ströme der erstenSteuerschaltung L Leiterbahn E Eingangsanschluss A Ausgangsanschluss R Widerstand T Transistor SE Steuerausgang ST Steueranschluss D Drain-Eingangsanschluss S Source-Ausgangsanschluss G Gate-Steueranschluss AS Aktivierungssignal PS Schaltsignal P SchaltanschlussS30 Steueranschlussder integrierten Schaltung CLK Steuertakt S1,...,Sn Steuersignaleder Steuerschaltung UG Gate-Spannung UDS Drain-Source-Spannung IDS Drain-Source-Strom WL Wortleitung BL Bitleitung SC Speicherkondensator AT Auswahltransistor SZ Speicherzelle GND Bezugspotential
    权利要求:
    Claims (18)
    [1] Integrierte Schaltung – mit einem Ausgangsanschluss(VOUT), – miteiner Schaltungskomponente (T) mit einem Eingangsanschluss (D),einem Steueranschluss (G) und einem Ausgangsanschluss (S), – mit einerersten Steuerschaltung (10) zur Erzeugung eines Steuersignals(UG), – mit einem schaltbaren Widerstandsnetzwerk(20) mit einer Eingangsseite (E20) und einer Ausgangsseite(A20) umfassend einen ersten und einen zweiten Widerstand (R3a, R3b) – bei derder Schaltungskomponente (T) eingangsseitig (D) eine Eingangsspannung(VDD) zuführbar ist, – bei derdie Schaltungskomponente (T) ausgangsseitig (S) über das schaltbare Widerstandsnetzwerk (20)mit dem Ausgangsanschluss (VOUT) der integrierten Schaltung verbundenist, – beider dem Steueranschluss (G) der Schaltungskomponente (T) das Steuersignal(UG) zuführbarist, – beider das schaltbare Widerstandsnetzwerk derart ausgebildet ist, dasssich wahlweise entweder der erste Widerstand (R3a)oder der zweite Widerstand (R3b) zwischendie Eingangsseite (E20) und die Ausgangsseite (A20) des schaltbarenWiderstandsnetzwerkes schalten lässt, – bei derdie Schaltungskomponente (T) derart ausgebildet ist, dass sich inAbhängigkeitvon dem Steuersignal (UG) und dem zwischendie Eingangsseite (E20) und die Ausgangsseite (A20) des schaltbaren Widerstandsnetzwerkesgeschalteten Widerstand (R3a) ein Strom(IDS1) am Ausgangsanschluss (S) der Schaltungskomponente(T) erzeugen lässt.
    [2] Integrierte Schaltung nach Anspruch 1, – bei derdie erste Steuerschaltung (10) Schaltanschlüsse (P10a,P10b) zur Ansteuerung mit ersten Schaltsignalen (PS1a, PS1b) umfasst, – bei derdie erste Steuerschaltung (10) derart ausgebildet ist,dass sich in Abhängigkeitvon der Ansteuerung mit den ersten Schaltsignalen (PS1a, PS1b) verschiedeneSteuersignale (UG1, UG2)erzeugen lassen.
    [3] Integrierte Schaltung nach einem der Ansprüche 1 oder2, – beider die erste Steuerschaltung einen Eingangsanschluss (E10) zumAnlegen eines ersten Spannungspotentials (VDD) und einen Ausgangsanschluss(A10) zum Anlegen eines zweiten Spannungspotentials (GND) umfasst, – bei derdie erste Steuerschaltung einen ersten Spannungsteiler (R1, R2a) und einenzweiten Spannungsteiler (R1, R2b)umfasst, – beider die erste Steuerschaltung (10) derart ausgebildet ist,dass sich in Abhängigkeitvon der Ansteuerung der Schaltanschlüsse (PS1a, PS1b) mit den erstenSchaltsignalen (UG1) wahlweise entwederder ersten Spannungsteiler (R1, R2a) oder der zweite Spannungsteiler (R1, R2b) zwischenden Eingangsanschluss (E10) und den Ausgangsanschluss (A10) der erstenSteuerschaltung schalten lässt.
    [4] Integrierte Schaltung nach Anspruch 3, – bei derder erste und zweite Spannungsteiler der ersten Steuerschaltung(10) jeweils einen gemeinsamen ersten Widerstand (R1) und einen jeweilig verschiedenen zweitenWiderstand (R2a, R2b)umfassen, – beider der gemeinsame erste Widerstand (R1)der ersten Steuerschaltung (10) zwischen den Eingangsanschluss (E10)und einen Steuerausgang (SE) der erste Steuerschaltung geschaltetist, – beider die jeweilig verschiedenen zweiten Widerstände (R2a,R2b) des ersten und zweiten Spannungsteilersder ersten Steuerschaltung (10) zwischen den Steuerausgang(SE) und den Ausgangsanschluss (A10) der ersten Steuerschaltunggeschaltet sind, – beider der Steueranschluss (G) der Schaltungskomponente (T) mit demSteuerausgang (SE) der ersten Steuerschaltung (10) verbundenist.
    [5] Integrierte Schaltung nach Anspruch 4, – bei derdie erste Steuerschaltung (10) einen ersten steuerbarenSchalter (T1) mit einem Steueranschluss (ST1) und zweite steuerbareSchalter (T2a, T2b) mit jeweiligen Steueranschlüssen (ST2a, ST2b) umfasst, – bei derder erste steuerbare Schalter (T1) der ersten Steuerschaltung zwischenden ersten gemeinsamen Widerstand (R1) undden Steueranschluss (SE) der ersten Steuerschaltung geschaltet ist, – bei derjeweils einer der zweiten steuerbaren Schalter (T2a) der erstenSteuerschaltung zwischen einen der zweiten Widerstände (R2a) und den Steueranschluss (SE) der erstenSteuerschaltung (10) geschaltet ist, – bei derdem Steueranschluss (ST1) des ersten steuerbaren Schalters (T1)ein Aktivierungssignal (AS) zuführbarist, – beider jeweils einem der Steueranschlüsse (ST2a) der steuerbarenSchalter (T2a, T2b) der ersten Steuerschaltung (10) jeweilseines der ersten Schaltsignale (PS1a) zuführbar ist.
    [6] Integrierte Schaltung nach einem der Ansprüche 3 bis5, – beider der Eingangsanschluss (E10) der ersten Steuerschaltung (10)als Anschluss zum Anlegen eines Versorgungspotentials (VDD) ausgebildetist, – beider die erste Steuerschaltung (10) eingangsseitig (E10)mit einem Eingangsanschluss (VIN) der integrierten Schaltung zumAnlegen des Versorgungspotentials (VDD) verbunden ist.
    [7] Integrierte Schaltung nach einem der Ansprüche 3 bis6, – beider der Ausgangsanschluss (A10) der ersten Steuerschaltung (10)als Anschluss zum Anlegen eines Bezugspotentials (GND) ausgebildetist, – beider die erste Steuerschaltung (10) ausgangsseitig (A10)mit einem Ausgangsanschluss (VOUT) der integrierten Schaltung zumAnlegen des Bezugspotentials (GND) verbunden ist.
    [8] Integrierte Schaltung nach einem der Ansprüche 5 bis7, – beider der erste steuerbare Schalter der ersten Steuerschaltung (10)als ein Schalttransistor (T1) ausgebildet ist, – bei derdie zweiten steuerbaren Schalter der ersten Steuerschaltung (10)jeweils als ein Schalttransistor (T2a, T2b) ausgebildet sind.
    [9] Integrierte Schaltung nach einem der Ansprüche 1 bis8, – beider das schaltbare Widerstandsnetzwerk (20) Schaltanschlüsse (P20a,P20b) zur Ansteuerung mit zweiten Schaltsignalen (PS2a, PS2b) umfasst, – bei derdas schaltbare Widerstandsnetzwerk (20) derart ausgebildetist, dass sich in Abhängigkeitvon der Ansteuerung des schaltbaren Widerstandsnetzwerkes über die zweitenSchaltsignale wahlweise entweder der erste Widerstand (R3a) oder der zweite Widerstand (R3b) des schaltbaren Widerstandsnetzwerkeszwischen die Eingangsseite (E20) und die Ausgangsseite (A20) desschaltbaren Widerstandsnetzwerkes schalten lässt.
    [10] Integrierte Schaltung nach Anspruch 9, – bei derdas schaltbare Widerstandsnetzwerk (20) steuerbare Schalter(T3a, T3b) mit jeweils einem Steueranschluss (ST3a, ST3b) umfasst, – bei derjeweils einer der steuerbaren Schalter (T3a) des schaltbaren Widerstandsnetzwerkeszwischen den Eingangsanschluss (E20) des schaltbaren Widerstandsnetzwerkesund jeweils einen der ersten und zweiten Widerstände (R3a)des schaltbaren Widerstandsnetzwerkes geschaltet ist, – bei derjeweils einem der Steueranschlüsse(ST3a) der steuerbaren Schalter (T3a, T3b) des schaltbaren Widerstandsnetzwerkesjeweils eines der Schaltsignale (PS2a) zuführbar ist.
    [11] Integrierte Schaltung nach Anspruch 10, – bei derdie steuerbaren Schalter des schaltbaren Widerstandsnetzwerkes jeweilsals ein Schalttransistor (T3a, T3b) ausgebildet sind.
    [12] Integrierte Schaltung nach den Ansprüchen 2,5 und 9, – mitSteueranschlüssen(S30a, S30b,..., S30n) zum Anlegen von Steuersignalen (CLK, S1,...,Sn), – miteiner zweiten Steuerschaltung (30) zur Erzeugung des Aktivierungssignals(AS), der ersten Schaltsignale (PS1a, PS1b) und der zweiten Schaltsignale(P2a, P2b), – beider die zweite Steuerschaltung (30) eingangsseitig mitden Steueranschlüssen(S30a, S30b,..., S30n) der integrierten Schaltung verbunden ist, – bei derdie zweite Steuerschaltung (30) derart ausgebildet ist,dass sie in Abhängigkeitvon den Steuersignalen ausgangsseitig jeweils eines der ersten Schaltsignale(PS1a) und nachfolgend nacheinander die zweiten Schaltsignale (PS2a,PS2b) erzeugt.
    [13] Integrierte Schaltung nach einem der Ansprüche 1 bis12, bei der der Eingangsanschluss (D) der Schaltungskomponente (T)mit dem Eingangsanschluss (VIN) der integrierten Schaltung zum Anlegendes Versorgungspotentials (VDD) verbunden ist.
    [14] Integrierte Schaltung nach einem der Ansprüche 1 bis13, bei der die Schaltungskomponente als ein Feldeffekt-Transistor (T) ausgebildetist und sich in Abhängigkeitvon einer Gate-Spannung (UG1, UG2) einDrain-Source-Strom (IDS1, IDS2)an einem Source-Anschluss (S) des Feldeffekt-Transistors (T) erzeugen lässt.
    [15] Integrierte Schaltung nach einem der Ansprüche 1 bis14, – miteinem Speicherzellenfeld (40) mit Speicherzellen (SZ) – bei demdie Speicherzellen jeweils einen Auswahltransistor zur Auswahl einerder jeweiligen Speicherzelle umfassen, – bei der der Auswahltransistorals ein Transistor mit einem spezifischen Leitfähigkeitstyp (NA), einem spezifischenDotierungsprofil (npn) und einem spezifischen Kanalweiten- zu Kanallängenverhältnis (LK, WK)ausgebildet ist, – beider die Schaltungskomponente (T) als ein Transistor mit dem gleichenspezifischen Leitfähigkeitstyp,dem gleichen spezifischen Dotierungsprofil und dem gleichen spezifischenKanalweiten- zu Kanallängenverhältnis ausgebildetist.
    [16] Verfahren zur Ermittlung einer Strom-/Spannungskennlinieeiner Schaltungskomponente einer integrierten Schaltung, umfassenddie folgenden Schritte: – Erzeugeneines Steuersignals (UG1) an einem Steueranschluss(G) einer Schaltungskomponente (T) durch Ansteuerung einer erstenSteuerschaltung (10) mit einem Schaltsignal (PS1a, PS1b), – NachfolgendSchalten eines ersten Widerstandes (R3a)eines schaltbaren Widerstandsnetzwerkes (20) an einen Ausgangsanschluss(S) der Schaltungskomponente (T), – Ermitteln einer Stromstärke einesersten Stroms (IDS1) an einem Ausgangsanschluss(VOUT) der integrierten Schaltung, der mit dem ersten Widerstand desschaltbaren Widerstandsnetzwerkes verbunden ist, – Ermittelneiner ersten Spannung (UDS1) zwischen einemEingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente(T), – NachfolgendSchalten eines zweiten Widerstandes (R3b)des schaltbaren Widerstandsnetzwerkes (20) an den Ausgangsanschluss(S) der Schaltungskomponente (T), – Ermitteln einer Stromstärke eineszweiten Stroms (IDS2) an dem Ausgangsanschluss(VOUT) der integrierten Schaltung, der mit dem zweiten Widerstand desschaltbaren Widerstandsnetzwerkes verbunden ist, – Ermittelneiner zweiten Spannung (UDS2) zwischen demEingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente(T).
    [17] Verfahren zur Ermittlung einer Strom-/Spannungskennlinieeiner Schaltungskomponente einer integrierten Schaltung nach Anspruch15, umfassend die folgenden Schritte: – Leitend Steuern eines erstensteuerbaren Schalters (T1) und eines zweiten steuerbaren Schalters(T2a) der ersten Steuerschaltung (10), sodass ein erster Widerstand(R1) mit einem zweiten Widerstand (R2a) der ersten Steuerschaltung leitend verbundenist, – Ansteuerndes Steueranschlusses (G) der Schaltungskomponente (T) mit der über demzweiten Widerstand (R2a) der ersten Steuerschaltungabfallenden Steuerspannung (UG1), – Nachfolgendleitend Steuern eines ersten steuerbaren Schalters (T3a) des schaltbarenWiderstandsnetzwerkes (20), sodass der erste Widerstand(R3a) des schaltbaren Widerstandsnetzwerkes(20) mit dem Ausgangsanschluss (S) der Schaltungskomponente(T) verbunden ist und dem Ausgangsanschluss (VOUT) der integriertenSchaltung der erste Strom (IDS1) zugeführt wird, – Nachfolgendleitend Steuern eines zweiten steuerbaren Schalters (T3b) des schaltbarenWiderstandsnetzwerkes (20), sodass der zweite Widerstand(R3b) des schaltbaren Widerstandsnetzwerkes(20) mit dem Ausgangsanschluss (S) der Schaltungskomponente(T) verbunden ist und dem Ausgangsanschluss (VOUT) der integriertenSchaltung der zweite Strom (IDS2) zugeführt wird.
    [18] Verfahren zur Ermittlung einer Strom-/Spannungskennlinieeiner Schaltungskomponente einer integrierten Schaltung nach Anspruch17, umfassend die folgenden Schritte: – Ermitteln eines Stromes (I2a)der ersten Steuerschaltung, der nach dem leitend Steuern des ersten steuerbarenSchalters (T1) und des zweiten steuerbaren Schalters (T2a) der erstenSteuerschaltung (10) von einem Eingangsanschluss (E10)zu einem Ausgangsanschluss (A10) der ersten Steuerschaltung abfließt, wobeider Eingangsanschluss (E10) dem ersten Steuerschaltung über eineLeiterbahn (L) mit einem Eingangsanschluss (VIN) der integrierten Schaltungzum Anlegen eines Versorgungspotentials (VDD) verbunden ist undder Ausgangsanschluss (A10) der ersten Steuerschaltung mit einemAusgangsanschluss (VOUT) der integrierten Schaltung zum Anlegeneines Bezugspotentials (GND) verbunden ist, – Ermittelnder überdem zweiten Widerstand (R2a) der erstenSteuerschaltung (10) abfallenden Spannung (UG1)durch Bildung eines Produkts aus dem zweiten Widerstand (R2a) der ersten Steuerschaltung und des Stroms(I2a) der ersten Steuerschaltung, – Ermitteln der ersten Spannung(UDS1) zwischen dem Eingangsanschluss (D)und dem Ausgangsanschluss (S) der Schaltungskomponente (T) durchBildung einer Differenz aus der am Eingangsanschluss (D) der Schaltungskomponente(T) anliegenden Versorgungsspannung (VDD) und einem Produkt aus derStromstärkedes ersten Stroms (IDS1) an dem Ausgangsanschluss(VOUT) der integrierten Schaltung und dem ersten Widerstand (R3a) des schaltbaren Widerstandsnetzwerkes(20), – Ermittelnder zweiten Spannung (UDS2) zwischen demEingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente(T) durch Bildung einer Differenz aus der am Eingangsanschluss (D)der Schaltungskomponente (T) anliegenden Versorgungsspannung (VDD)und einem Produkt aus der Stromstärke des zweiten Stroms (IDS2) an dem Ausgangsanschluss (VOUT) derintegrierten Schaltung und dem zweiten Widerstand (R3b)des schaltbaren Widerstandsnetzwerkes (20).
    类似技术:
    公开号 | 公开日 | 专利标题
    Chen et al.2014|RRAM defect modeling and failure analysis based on march test and a novel squeeze-search scheme
    JP5931105B2|2016-06-08|Ｍｒａｍ感知基準トリミング方法とメモリ装置
    US10629502B2|2020-04-21|Apparatus and methods for through substrate via test
    Agarwal et al.2006|A test structure for characterizing local device mismatches
    JP4121830B2|2008-07-23|混成抵抗性交点メモリセルアレイおよびその製造方法
    JP3812498B2|2006-08-23|Semiconductor memory device using tunnel magnetoresistive element
    US7349281B2|2008-03-25|Anti-fuse memory circuit
    US6128239A|2000-10-03|MRAM device including analog sense amplifiers
    KR950011295B1|1995-09-30|불휘발성 반도체기억장치와 리드온리 메모리 및 그 임계치전압 측정방법
    US8208280B2|2012-06-26|Nonvolatile memory device
    US8625331B1|2014-01-07|Methods of programming and erasing programmable metallization cells |
    KR100193307B1|1999-06-15|선택기 회로
    CN100409363C|2008-08-06|数据存储器件及其制造方法
    US8780617B2|2014-07-15|Semiconductor memory device and method of performing burn-in test on the same
    TWI246136B|2005-12-21|Semiconductor device and test method for the same
    US5079744A|1992-01-07|Test apparatus for static-type semiconductor memory devices
    EP1496518B1|2007-12-19|Speichereinrichtung mit einem widerstandsveränderlichen speicherelement und referenz-widerstandswertentscheidungsverfahren für die einrichtung
    KR910003147B1|1991-05-20|반도체집적회로와 그 시험방법
    KR0134776B1|1998-04-20|반도체 기억장치
    US6339357B1|2002-01-15|Semiconductor integrated circuit device capable of externally monitoring internal voltage
    US8467253B2|2013-06-18|Reading memory elements within a crossbar array
    US6680873B2|2004-01-20|Semiconductor device having electric fuse element
    US5351213A|1994-09-27|Integrated semiconductor memory device utilizing a test circuit
    US7385864B2|2008-06-10|SRAM static noise margin test structure suitable for on chip parametric measurements
    US5294776A|1994-03-15|Method of burning in a semiconductor device
    同族专利:
    公开号 | 公开日
    US20050218960A1|2005-10-06|
    US7196537B2|2007-03-27|
    DE102004015831B4|2007-07-12|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-10-27| OP8| Request for examination as to paragraph 44 patent law|
    2008-01-10| 8364| No opposition during term of opposition|
    2008-05-08| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2010-01-21| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410015831|DE102004015831B4|2004-03-31|2004-03-31|Integrierte Schaltung und Verfahren|DE200410015831| DE102004015831B4|2004-03-31|2004-03-31|Integrierte Schaltung und Verfahren|
    US11/092,963| US7196537B2|2004-03-31|2005-03-30|Integrated circuit|
    [返回顶部]